PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-153623

(43) Date of publication of application: 10.06.1997

(51)Int.CI.

H01L 29/786

H01L 21/3205 H01L 21/768

(21)Application number: 07-335771

(71)Applicant : SONY CORP

(22)Date of filing:

30.11.1995


(72)Inventor: URAZONO TAKENOBU

(54) THIN FILM SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enable prevention of voids and hillocks and hence prevention of disconnection without increasing wiring resistance, by providing a multilayer structure of wiring in which an aluminum metal film and a refractory metal film are stacked.

SOLUTION: A wiring 7 has a multilayer structure in which an aluminum metal film 11 and a refractory metal film are stacked. In the drawing, the refractory metal film is made of a titanium metal film 10. Also, other refractory metal films, such as, a tungsten metal film, a molybdenum metal film and a chromium metal film, may be used in place of the titanium metal film. The titanium metal film 10 functions as a barrier layer so that the aluminum metal film 11 does not directly contact a semiconductor thin film 4, thereby preventing generation of voids. In this double structure, mechanical strength of the wiring is secured by the titanium metal film 10. On the contrary, if the upper titanium metal film 10 is stacked on the lower aluminum metal film 11, the upper titanium 10 prevents migration of aluminum atoms even when stress is applied to the aluminum metal film 11.



LEGAL STATUS

[Date of request for examination]

16.01.2001

[Date of sending the examiner's decision of

18.03.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開發号

特開平9-153623


(43)公開日 平成9年(1997)6月10日

(51) Int.CL		識別起号	庁内整理證号	ΡI		技術表示體所						
HOIL	29/786 21/3205 21/768			HOll	29/78		616U					
					21/	88	N R					
		1			21/	'90	;	B				
					29/78		612	C				
				審查請	求	未韶求	語求項の数6	FD	(全 5	(国		
(21)出顧番号		特顧平7-335771		(71)出順	人 (0000021	85					
						ソニー株式会社						
(22)出頭日		平成7年(1995)11	月30日		:	建京東	品川区北品川 6	Τ目?#	約5号			
				(72) 発明	者:	「捕酒」 文恩						
						東京都品川区北品川6丁目7番35号 ソニ						
						一株式	会社内					
				(74)代理	人:	弁理士	鈴木 附載					

(57)【要約】

【課題】 薄漿半導体装置に集積形成されたボトムゲート型の薄膜トランジスタを結根する配線の断根故障を防止する。

【解決手段】 薄膜半導体装置は絶縁差板上にバタニン グ形成されたゲート電極2と、これを被覆するゲート総 緑膜3と、その上に形成されボトムゲート型薄膜トラン ジスタ5の活性層となる半導体薄膜4と、これを接覆す る層間絶縁膜6と、その上に形成されコンタクトホール を介して薄膜トランシスタ5に接続する配根7とを備え ている。配銀ではアルミニウム金属膜11と高融点金属 膜とを重わた多層構造を有する。高融点金層膜は例えば チタン金属膜10からなる。上層側のアルミニウム金属 膜11と下層側のチタン金属膜10とを重ねる事でポイ ドが防げる。遺に、上層側のチタン金属膜10と下層側 のアルミニウム金層膜! 1とを重ねる事でヒロックを防 止できる。さらには、チタン金層膜10/アルミニウム 金属購11/チタン金属購10の三層構造とする事でボ イドとヒロックの両者を抑制でき、断急を効果的に防止 可能である。



【特許請求の葡囲】

【請求項1】 絶縁基板上にパタニング形成されたゲー ト電極と、これを被覆するゲート絶縁膜と、その上に形 成されポトムゲート型薄膜トランジスタの活性層となる 半導体薄膜と、これを被覆する層間絶縁膜と、その上に 形成されコンタクトホールを介して薄膜トランジスタに 接続する配線とを備えた薄膜半導体装置であって、 前記配線はアルミニウム金医膜と高融点金属膜とを重ね た多層構造を有する亭を特徴とする薄膜半導体装置。 【請求項2】 前記高融点金属膜はチタン金属膜である 10 享を特徴とする請求項1記載の薄膜半導体装置。

【請求項3】 前記多層構造は、上層側のアルミニウム 金属膜と下層側の高融点金属膜とを重ねた二層構造であ る事を特徴とする請求項1記載の薄膜半導体装置。

【請求項4】 前記多層構造は、上層側の高融点金層膜 と下層側のアルミニウム金属膜とを重ねた二層構造であ る事を特徴とする請求項1記載の薄膜半導体装置。

【請求項5】 前記多層構造は、上層側の高融点金属膜 と中間のアルミニウム金属膜と下層側の高融点金属膜と 蒼暗半導体装置。

【請求項6】 該層間絶練膜の上にバタニング形成され 且つ該薄膜トランジスタに接続する画素電極を含む字を 特徴とする請求項1記載の薄膜半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はボトムゲート型の薄 膜トランジスタ等が集論形成された薄膜半導体装置に関 する。より詳しくは、個々の薄膜トランジスタを結線す る配領の膜標道に関する。

[0002]

【従来の技術】藥膜半導体鉄置はアクティブマトリクス 型波晶表示パネルの駆動墓板等に好適であり近年盛んに 関発が進められている。特に、ボトムゲート型の薄膜ト ランジスタを集成形成した薄膜半導体装置は低温プロセ ス化に適しており絶縁基板の低コスト化及び大型化が可 能になる為注目を集めている。従来の薄膜半導体装置は 基本的に、絶縁基板上にバタニング形成されたゲート電 極と、これを披養するゲート絶縁膜と、その上に形成さ れポトムゲート型薄膜トランジスタの活性層となる半導 40 体薄膜と、これを被覆する層間絶縁膜と、その上に形成 されコンタクトホールを介して薄膜トランジスタに接続 する配根とを構えている。加えて、アクティブマトリク ス型表示パネルの駆動基板に応用する場合、画素電極も 形成されている。

100031

【発明が解決しようとする課題】薄膜トランジスタを結 根する配根として、従来から単層のアルミニウム金属膜 が用いられている。アルミニウムは比較的導電率が高い

材料として単層のアルミニウム金属膜を用いると、所謂 「ボイド」及び「ヒロック」等の発生により断線故障が **多発するという問題がある。ボイドは薄膜トランジスタ** のソース領域やドレイン領域を構成する不純物半導体薄 膜とアルミニウム金属膜との接触界面で合金化が進んだ 結果生じるものである。配象側のアルミニウムが半導体 薄膜側に移行する為コンタクト不良が生じ、断線の原因 となる。又、ヒロックはアルミニウム金属膜に飼わる応 力の為アルミニウム原子がマイグレーションを超した結 果生ずるものであり、断領等の原因となる。これらのボ イドやヒロックを防ぐ為には金属アルミニウム膜の厚み を大きくする必要があり、他の配線層との間で段差が生 じる事になる。この段差にはストレスが集中する為断線 の原因になったり、さらにはアクティブマトリクス表示 パネルに応用した場合等基板表面に接する液晶の配向状 底に悪影響を与える。この様なポイド及びヒロックの原 因となるアルミニウム金属膜に代え例えばチタン金属膜 を配象材料に用いる事が提案されている。アルミニウム 金属膜をチタン金属膜で置き換えれば上述したボイトや を重ねた三層構造である事を特徴とする請求項1記載の 20 ヒロック等による筋線を防止する字ができる。しかしな がら、チタン金属膜はアルミニウム金属膜に比べ導電率 が低い為、配領抵抗が増大し回路駆動上問題となる。

[0004]

【課題を解決するための手段】上述した従来の技術の課 題を解決する為以下の手段を謙じた。即ち、本発明にか かる薄膜半導体装置は基本的な構成として、絶縁基板上 にパタニング形成されたゲート電極と、これを披覆する ゲート絶縁膜と、その上に形成されボトムゲート型薄膜 トランジスタの活性層となる半導体薄膜と、これを被覆 36 する層間絶縁膜と、その上に形成されコンタクトホール を介して薄膜トランジスタに接続する配線とを備えてい る。特徴享項として、前記配線はアルミニウム金属膜と 高融点金属膜とを重ねた多層構造を有する。前記高融点 金属膜としては例えばチタン金属膜を用いる事ができ る。本発明の一態様では、前記多層構造は上層側のアル ミニウム金属膜と下層側の高融点金属膜とを重ねた二層 構造である。他の底様では、前記多層構造は上層側の高 融点金属膜と下層側のアルミニウム金属膜とを重ねた二 層構造である。別の底様では、前記多層構造は上層側の 高融点金属膜と中間のアルミニウム金属膜と下層側の高 融点金属膜とを重ねた三層構造である。かかる構造を有 する藤原半導体装置をアクティブマトリクス型表示パネ ルの駆動基板に応用する場合、該層間絶縁膜の上にパタ ニング形成され且つ薄膜トランジスタに接続する画素電 極が集積形成される。

【0005】本発明によれば、絶縁墓板の上にボトムゲ ート型の薄膜トランジスタが集積形成されている。薄膜 トランジスタを電気的に接続する配線として、例えばチ タン金属膜とアルミニウム金属膜の多層構造を採用して 為、配線の低低統化が可能である。しかしながら、配線 50 いる。これにより、配線抵抗を上げる事なく荷幾化と断 銀防止を可能にする。例えば、下層側にアルミニウム金 **展膜を用い上層側にチタン金属膜を重ねる事でヒロック** の発生を防ぐ事ができる。即ち、アルミニウム金属膜に 応力が加わっても上層側のチタン金属膜によりアルミニ ウム原子のマイグレーションを抑制できる。逆に、下層 側にチタン金属膜を用いその上にアルミニウム金属膜を 成膜すれば、ボイドの発生を防ぐ事ができる。即ち、こ の多層構造ではコンタクトホール内において不純物半導 体薄膜とアルミニウム金属膜との間にチタン金属膜が介 機能し半導体薄膜を構成するシリコンとアルミニウムと の合金化を防ぐ事ができる。チタン金属膜自体は半導体 薄膜と反応する事はない。さらには、配線としてチタン 金属膜/アルミニウム金属膜/チタン金属膜の三層構造 を採用する字で、ヒロック及びポイドの両方を防ぐ字が できる。

[0006]

【発明の実施の形態】以下図面を参照して本発明の最良 な実施形態を詳細に説明する。図1は本発明にかかる薄 膜半導体装置の第1字施形態を示す工程図である。先ず 20 薄膜半導体装置の完成品状態を示す(E)を参照してそ の構造を詳細に説明する。図示する様に、絶縁墓板1の 上にゲート電極2がパタニング形成されている。このゲ ート電極2を披覆する様にゲート絶縁膜3が成膜されて いる。このゲート絶縁膜3の上に半導体薄膜4が形成さ れている。この半導体薄膜4はボトムゲート型薄膜トラ ンジスタ5の活性層となり、その素子領域に合わせてア イランド状にパタニングされている。この半導体薄膜4 には不純物が高端度で領域選択的に注入されており、薄 模成する。ソース領域S及びドレイン領域Dの間には不 絶物が注入されないチャネル領域Chが残される。 かか る構成を有するボトムゲート型の薄膜トランジスタ5は 層間絶縁膜6により被覆されている。この層間絶縁膜6 の上には配線でが形成されており、コンタクトホールを 介して薄膜トランジスタ5のソース領域Sに電気接続し ている。この配象7はパンベーション膜8により接覆さ れており、その上には回素電径9がパタニング形成され ている。この画素電長9はパシベーション膜8及び層間 絶練膜6に関口したコンタクトホールを介して薄膜トラ ンジスタ5のドレイン領域Dに電気接続している。本例 では画素電極9を駆動するスイッチング素子となる薄膜 トランシスタ5を示しているが、絶縁基板1にはこのス イッチング素子に加えて周辺の駆動回路部も集積可能で ある。この駆動回路部もボトムゲート型の薄膜トランジ スタで構成できる。この場合、薄膜トランジスタのソー ス領域S及びドレイン領域Dの両方に配線が接続する亭

【0007】本発明の特徴事項として、配線7はアルミ ニウム金属膜11と高融点金属膜とを重ねた多層構造を 59

有する。本例では、この高融点金属膜はチタン金属膜1 ①からなる。なお、チタン金属膜に代えてタングステン 金属膜、モリブデン金属膜、クロム金属膜等他の高融点 金属膜を用いても良い。これらの高融点金属膜は比較的 高低抗であるが。化学的に安定している点で特徴があ る。又、機械的にも十分な強度を有しており、容易に断 線する字がない。(E) に示す様に、配線7の多層構造 は上層側のアルミニウム金属膜11と下層側のチタン金 属鱗10とを重ねた二層構造である。 コンタクトホール 在する構成となる。このチタン金属膜はバリア層として 10 内においてアルミニウム金属膜11とソース領域Sとの 間にチタン金属膜10が介在している。チタン金属膜1 ()はバリア層として機能し、アルミニウム金属膜 1.1 と 半導体薄膜4は直接接触していない為ポイドが発生しな い。との二層構造ではチタン金属膜10で配線の機械的 な強度を確保する一方、アルミニウム金属膜11で所塑 の導電性を確保する様にしている。さらに、チタン金属 膜10を介在させる事で断領故障の原因となるボイドを 防いでいる。

【①①①8】引き続き図1を参照して本発明にかかる薄 腹半導体装置の製造方法を詳細に説明する。先ず(A) に示す機に、ガラス等からなる透明な絶縁基板1の上に Mo/Ta等からなる金属膜を成膜する。この金属膜を 所定の形状にバタニングしてゲート電極2に加工する。 次に (B) に示す様に、ゲート電攝2を被覆する様にゲ ート絶縁膜3を成膜する。このゲート絶縁膜3は例えば LP-CVD法、プラズマCVD法あるいはAP-CV D送で成膜したSIO、膜やSIN、膜からなる。本例 では十分なゲート耐圧を得る為、SiO。/SiN。/ SiO,の三層構造を有するゲート絶縁膜3をプラズマ 膜トランジスタ5のソース領域S及びドレイン領域Dを 30 CVD法にて成職した。次に(C)に示す様に 薄膜ト ランジスタ5の活性層となる半導体薄膜4をLP-CV D法やプラズマCV D法にて成膜する。本例では、非単 結晶シリコンを50mの厚みでプラズマCVD法により 堆積した。この後結晶性を改善する為エキシマレーザビ ームを照射した。さらに半導体薄膜4の上にフォトレジ スト20を塗布し、ゲート電極2をマスクとして裏面か らセルフアライメントで露光処理を縮した。これによ り、フォトレジスト20はゲート電極2と整合する形状 にパタニングされる。 このパタニングされたフォトレジ 40 スト20をマスクとして例えばイオンドーピング等によ り不純物を領域選択的に注入し、半導体薄膜4にソース 鎖域S及びドレイン鎖域Dを形成する。Nチャネル型の トランジスタを作成する場合には不純物として例えば燐 を注入する。又、Pチャネル型のトランジスタを作成す る場合には不純物として例えば観景を注入する。さら に 半導体薄膜4に注入された不純物を活性化する為例 えばエキシマレーザビームを照射し、ソース領域S及び ドレイン領域Dの低抵抗化を図る。この後半導体薄膜4 を聞々の薄膜トランジスタの素子領域毎に分離する。即 ち、半導体薄膜4をエッチングしてアイランド状にパタ

ニングする。なお、使用済みになったフォトレジスト2 ()は除去される。次に (D) に示す様に、薄膜トランジ スタ5を被覆する様に層間絶縁膜6を維誦する。この層 間絶縁膜としてはSIO、膜やSIN、膜を用いる亭が できる。本例ではAP-CVD法によりSIO。を堆積 して層間絶縁膜6とした。この層間絶縁膜6に対してコ ンタクトホールを関口し、ソース領域Sの一部を露出さ せる。この層間絶縁膜6の上に例えばチタン金属膜10 を100mの厚みで成膜する。さらに重ねてアルミニウ ム金属膜11を倒えば300nmの厚みで成膜する。この 19 多層構造をエッチングして配線7に削工する。最後に (E) に示す様に、配線?を被覆する様にパシベーショ ン膜8を形成する。このパシベーション膜8としては例 えばS:O、やS:N、の無機膜を用いる亭ができる。 あるいはアクリル樹脂等の有機膜を厚めに塗布してパシ ベーション膜8とし配線7の段差等を吸収する様にして も良い。パシベーション購8及び層間絶縁膜6を選択的 にエッチングして薄膜トランジスタ5のドレイン領域D に直通するコンタクトホールを関口する。パンペーショ ン購8の上にITO等の適明導電膜を成膜し、所定の形 20 ルタが形成されている。 状にバタニングして回素電極9に加工する。回素電極9 はコンタクトホールを介してドレイン領域Dに電気接続

【①①①9】図2は本発明にかかる薄膜半導体装置の第 2 実施形態を示す模式的な部分断面図である。 基本的な 機成は図1の(配)に示した第1実施形態と同一であ り、対応する部分には対応する参照番号を付して理解を 容易にしている。異なる点は、配線?が上層側のチタン 金属膜10と下層側のアルミニウム金属膜11とを重ね た二層構造を有している事である。即ち、図1に示した 30 第1実施形態と比較するとアルミニウム金層膜11とチ タン金属膜10の箱屋関係が逆転している。 本実能形態 ではアルミニウム金属膜11をチタン金属膜10が被覆 している為ヒロックの発生を抑制できる。即ち、アルミ ニウム金属膜11に応力が加わってもチタン金属膜10 が上部に位置する為アルミニウム原子のマイグレーショ ンを抑制できこの結果ヒロックが抑えられる。なお、ア ルミニウム金属鰻!」に例えば固溶限界に達するシリコ ン原子を添加する字で、アルミニウム金属膜11とシリ コン等からなる半導体薄膜4との界面における合金化を 40 抑制でき、ボイドもある程度防げる。

【①①1①】図3は本発明にかかる薄膜半導体装置の第 3実総形態を示す模式的な部分断面図である。基本的に は図1の(E)に示した第1実施影響と同様であり、対 応する部分には対応する参照香号を付して選解を容易に している。異なる点は、配象7が上層側のチタン金属膜 10と中間のアルミニウム金属膜11と下層側のチタン 金属購入ひとを重ねた三層構造を有している字である。 この様に中間のアルミニウム金属膜11を上下からチタ ン金属膜10で抗持する事により、従来問題となってい 50 4

たポイド及びヒロックの両方を効果的に抑制する事が可 能である。

【①①11】最後に本発明にかかる薄膜半導体装置を駆 動墓板として組み立てられたアクティブマトリクス型表 示パネルの一個を図4に参考の為示す。図示する様に表 示パネルはガラス等からなる駆動基板101と同じくガ ラス等からなる対向基板102と両者の間に保持された 液晶103とで構成されている。駆動墓板101には画 素アレイ部104と駆動回路部とが集積形成されてい る。駆動回路部は垂直駆動回路105と水平駆動回路1 06とに分かれている。又、駆動基板101の周辺部上 蝗には外部接続用の蝗子部 1 0 7 が形成されている。蝗 子部107は配線108を介して垂直駆動回路105及 び水平駆動回路 106 に接続している。画景アレイ部 1 ○4は互いに交差したゲート配線109と信号配線11 ()を備えている。両配線109, 110の交差部には画 **素電極!!」とこれを駆動する薄膜トランジスタ112** とが集論形成されている。一方、対向基板102の内表 面には図示しないが対向電極や必要に応じてカラーフィ

[0012]

【発明の効果】以上説明した様に、本発明によれば、薄 膜トランジスタを結鎖する配線がアルミニウム金属膜と チタン金属膜等の高融点金属膜とを重ねた多層構造とな っている。かかる構成により配線の抵抗を上げる事なく ボイドやヒロックを抑制でき断線防止が可能になる。 又。比較的高低抗ではあるが機械的強度が大きいテタン 金属膜と比較的機械強度が弱いが電気抵抗が小さなアル ミニウム金属膜とを組み合わせる字で配根全体の厚みを 薄くする字ができ、その分絶縁基板表面に現われる段差 が目立たなくなる。従って、段差に起因する配線の断視 故障を防止できると共に、これと交差する他の配象の断 **椒や角裂等を防止できる。さらには、アクティブマトリ** クス型液晶表示パネルの駆動基板に応用した場合等液晶 の配向不良を防ぐ亭ができる。

【図面の簡単な説明】

【図1】本発明にかかる薄膜半導体装置の第1実能形態 を示す工程図である。

【回2】本発明にかかる薄膜半導体装置の第2実能形態 を示す模式的な断面図である。

【図3】本発明にかかる薄膜半導体装置の第3実能形態 を示す模式的な断面図である。

【図4】本発明にかかる薄膜半導体装置を駆動墓板とし て組み立てたアクティブマトリクス型表示パネルの一例 を示す模式的な斜視図である。

【符号の説明】

- 轮球基板 1
- 2 ゲート電極
- ゲート絶縁膜
- 半導体薄膜

